Università di Roma "La Sapienza" - Corso di Calcolatori Elettronici II (A-L, Ingegneria Informatica)

Diario delle lezioni (2002-03)

I riferimenti indicati sono relativi alla sezione Testi consigliati ed altro materiale.

Lun 2003/04/28

Introduzione al corso: temi e obiettivi
I/O, concetti generali: bus interface, device control  [3]
I/O Address space, porte di I/O  [3]
I/O con bus separato, con bus comune, memory-mapped
PD-32 I/O Bus, cicli di input/output  [3]

Mer 2003/04/30

Cicli PD-32 di input/output con Wait  [3]
Porte di I/O e loro interfacciamento al bus  [3]
Istruzioni IN, OUT  [3]
Primi esempi di programmazione I/O

Lun 2003/05/05

Flip-flop di I/O Status  [3]
Instruzioni JR, JNR  [3]
Protocollo busy-waiting, con esempi  [3]
Introduzione alle interruzioni  [3]
Interrupt Flag nello Status Register e relative istruzioni  [3]
Routine di servizio interrupt e relative istruzioni  [3]

Mer 2003/05/07

Flip-flop di Interrupt Mask e relative istruzioni  [3]
Porte open-collector e loro impiego
Ciclo di interrupt acknowledge  [3]
Vettori di interrupt  [3]

Gio 2003/05/08

Priorità a daisy-chain  [3]
Nesting degli interrupt  [3]
Esempio di Interrupt Service Routine con coda circolare

Lun 2003/05/12

Introduzione al DMA
Segnali di bus MBR, MBG  [3]
Struttura SCA di un DMA controller

Mer 2003/05/14

Struttura SCA di un DMA controller (cont.)
Struttura SCO di un DMA controller

Gio 2003/05/15

Struttura SCO di un DMA controller (cont.)
Implementazione dello SCO di un DMA controller con flip-flop D

Lun 2003/05/19

Implementazione dello SCO di un DMA controller con flip-flop JK
Accesso DMA in cycle-stealing e in burst
Eserc.: Comunicazione tra processori e relativo handshake

Mer 2003/05/21

Eserc.: Interfaccia IFMAX (PDF, 344K)

Gio 2003/05/22

Eserc.: Interfaccia IFRANGE (PDF, 150K)

Lun 2003/05/26

Cenni su assemblatori, compilatori, linker, etc. [1, Chp. 3 Sec. 9]
Definizione e misura delle prestazioni  [1, Chp. 2]
CPI (clock per istruzione), CPI medio  [1, Chp. 2]

Mer 2003/05/28

MIPS, FLOPS e loro inconvenienti [1, Chp. 2]
Cenni sulle rappresentazioni floating-point [1, Chp. 4 Sec. 8]
Legge di Amdahl [1, Chp. 2][nota, PDF 64K]

Gio 2003/05/29

Introduzione alla CPU MIPS-32 [1, Chp. 3][8]
Struttura del banco di registri dual-port
Struttura dell'unità logico-aritmetica (ALU) [1, Chp. 4 Sec. 1-5]
Formato delle istruzioni [1, Chp. 3][8]

Mer 2003/06/04

Uso convenzionale dei registri MIPS-32
Alcune istruzioni MIPS-32  [1, Chp. 3]
Architettura della CPU MIPS-32 monociclo  [1, Chp. 5 Sec. 1-3]

Gio 2003/06/05

Architettura della CPU MIPS-32 monociclo  [1, Chp. 5 Sec. 1-3]

Lun 2003/06/09

Architettura della CPU MIPS-32 multiciclo [1, Chp. 5 Sec. 4]

Mer 2003/06/11

Sequenze di controllo per la CPU MIPS-32 multiciclo [1, Chp. 5 Sec. 4]

Gio 2003/06/12

Esercitazione: DMA input + Busy-Waiting output con inversione dell'ordine dei dati.
Esercitazione: Interfaccia per il calcolo della media di una sequenza di dati.
Esercitazione: Interfaccia per il calcolo dell'istogramma di una sequenza di dati.

Lun 2003/06/16

Esercitazione: Interfaccia per il calcolo dell'istogramma di una sequenza di dati (II parte).
Introduzione alla CPU MIPS-32 pipeline [1, Chp. 6 Sec. 1]

Mer 2003/06/18

Architettura della CPU MIPS-32 pipeline [1, Chp. 6 Sec. 2-6]

Gio 2003/06/19

Svolgimento della prova di esonero

Lun 2003/06/23

Discussione della prova di esonero.
Introduzione alle cache [1, Chp. 7 Sec. 1-2]

Mer 2003/06/25

Architettura delle cache [1, Chp. 7 Sec. 2-3]

Gio 2003/06/26

Memoria virtuale, paginazione, TLB [1, Chp. 7 Sec. 4-5]

Ven 2003/06/27

Strutture microprogrammate

Last update 2005-04-15 16:17