Università di Roma "La Sapienza" - Corso di Calcolatori Elettronici II (A-L, Ingegneria Informatica)

Diario delle lezioni (2004-05)

I riferimenti indicati sono relativi alla sezione Testi consigliati ed altro materiale.

Lun 2005-04-18

Introduzione al corso: temi e obiettivi
Input/output (I/O): concetti generali, porte di I/O  [3]
I/O con bus separato, con bus comune, memory-mapped
PD-32 Memory Bus, cicli di lettura/scrittura  [3]
PD-32 I/O Bus, cicli di input/output  [3]
Istruzioni IN, OUT  [3]

Mar 2005-04-19

Porte di I/O e loro interfacciamento al bus  [3]
Decodifica degli indirizzi di porta  [3]
Bus Interface e Device Control  [3]
Introduzione alla sincronizzazione I/O  [3]

Gio 2005-04-21

Flip-flop di I/O Status e segnale READY  [3]
Instruzioni JR, JNR  [3]
Porte open-collector e loro impiego
Istruzioni START, CLEAR e relativi segnali di bus  [3]
Protocollo busy-waiting, con esempi  [3]

Mar 2005-04-26

Introduzione alle interruzioni  [3]
Linea di bus IRQ  [3]
Interrupt Flag nello Status Register e relative istruzioni  [3]
Ciclo di Interrupt Acknowledge e Interrupt Vector Number  [3]
Vettori di interrupt  [3]
Routine di servizio interrupt e relative istruzioni  [3]
Commutazione di contesto nelle routine di servizio interrupt  [3]
Priorità a daisy-chain  [3]

Gio 2005-04-28

Interrupt Mask, linea di bus IMS, istruzioni relative  [3]
Esercitazione: Controllo di temperatura multicanale, parte I (hardware)

Lun 2005-05-02

Esercitazione: Controllo di temperatura multicanale, parte II (software)
Esercitazione: Controllo di temperatura multicanale, parte III (ottimizzazione hardware/software)
Richiami sul progetto e la realizzazione di contatori sincroni: contatori modulo 10

Mar 2005-05-03

Contatori sincroni e asincroni
Controllo e stato dei contatori: Reset, Count Enable, Parallel Load, Terminal Count
Decomposizione dei moduli di conteggio e connessione di contatori in cascata

Gio 2005-05-05

Contatori up/down
Realizzazione di un timer interrupt
Esempio di Interrupt Service Routine
Introduzione al sottosistema di memoria
Classificazione delle memorie: ROM e RAM, statiche e dinamiche

Lun 2005-05-09

Cicli di lettura e scrittura nelle memorie statiche [9]
Organizzazione modulare delle unità di memoria  [9]
Connessione dei moduli di memoria al bus
Unità di memoria organizzata a banchi
Problemi di allineamento dei dati in memoria
Linee di bus MB0-3 e loro gestione

Mar 2005-05-10

Ancora sull'allineamento dei dati in memoria
Introduzione al DMA
Bus Request, Bus Grant e linee di bus corrispondenti  [3]
Trasferimenti in cycle stealing e in burst mode
Cicli di memoria in DMA

Gio 2005-05-12

DMA Controller: Sottosistema di calcolo
DMA Controller: Sottosistema di controllo

Lun 2005-05-16

Trasferimento DMA di byte, word, longword
Gestione del DMA Controller
Tecniche di I/O con doppio buffer
Cicli PD-32 di input/output con WAIT  [3]

Mar 2005-05-17

Tecniche di bufferizzazione con coda circolare
Esercitazione: Orologio con display a 7 segmenti, prima parte

Gio 2005-05-19

Esercitazione: Orologio con display a 7 segmenti, seconda parte
Esercitazione: Real Time Clock

Lun 2005-05-23

Uso di buffer FIFO nelle interfacce di I/O
Esercitazione: Ricerca in dizionario residente su ROM

Mar 2005-05-24

Esercitazione: Acquisizione di dati con controllo di parità
Esercitazione: Istogramma di un blocco di dati, prima parte

Gio 2005-05-26

Esercitazione: Istogramma di un blocco di dati, seconda parte
Cenni sulla ricetrasmissione seriale sincrona e asincrona

Lun 2005-05-30

Esercitazione: Trasmettitore seriale sincrono
Esercitazione: Ricevitore seriale sincrono

Mar 2005-05-31

Definizione e misura delle prestazioni  [1, Chp. 2]
CPI (clock per istruzione), CPI medio  [1, Chp. 2]
MIPS, FLOPS e loro inconvenienti [1, Chp. 2]

Lun 2005-06-06

Legge di Amdahl
Introduzione alla CPU MIPS-32 [1, Chp. 3][8]
Formato delle istruzioni MIPS-32 [1, Chp. 3][8]
MIPS-32: Architettura monociclo  [1, Chp. 5 Sec. 1-3]

Mar 2005-06-07

MIPS-32: Architettura multiciclo  [1, Chp. 5 Sec. 4]

Gio 2005-06-09

MIPS-32: Architettura pipeline [1, Chp. 6 Sec. 2-6]

Lun 2005-06-13

Introduzione alle cache: principi di località [1, Chp. 7 Sec. 1-2]
Cache ad indirizzamento diretto [1, Chp. 7 Sec. 2]

Mar 2005-06-14

Cache associative e set-associative [1, Chp. 7 Sec. 3]
Cache multilivello  [1, Chp. 7 Sec. 3]
Organizzazione della memoria in presenza di cache  [1, Chp. 7 Sec. 2]

Gio 2005-06-16

Paginazione della memoria  [1, Chp. 7 Sec. 4-5]
Tecniche di memoria virtuale  [1, Chp. 7 Sec. 4-5]
Translation Lookaside Buffer (TLB)  [1, Chp. 7 Sec. 4-5]

Mar 2005-06-21

Esercitazione: Temi della seconda prova d'esame.

Incontri con gli studenti

Last update 2005-11-21 23:30