Università degli Studi di Roma "La Sapienza" -
Corso di Laurea in Ingegneria Informatica
a.a. 2001-2002
Una periferica IFPTY acquisisce dati paralleli da 16 linee XD0-15, sincronizzati ad un segnale esterno XSTROBE:
IFPTY verifica la parità di ciascun dato (ossia che il numero dei bit uguali ad 1 sia pari) e, se il dato è corretto, lo invia alla CPU PD-32, la quale lo accoda in un buffer da 4096 word. Al completamento del buffer, la CPU legge da IFPTY il numero di errori riscontrati, dopo di che avvia un nuovo ciclo di acquisizione.
Progettare l'interfaccia IFPTY e codificare il relativo software di pilotaggio.
1. (5 punti) In un sistema di elaborazione la memoria principale e la memoria di massa sono utilizzate rispettivamente per il 50% e per il 20% del tempo di esecuzione. Per rendere il sistema più efficiente, vi è la possibilità di:
Quale delle due alternative è da preferire, e perché?
2. (5 punti) Discutere i vari tipi di conflitti che possono aver luogo in una CPU pipeline e i metodi adottati per risolverli.
3. (5 punti) Descrivere la struttura e il funzionamento di una cache set-associativa a 4 vie, con lunghezza di blocco da 32 byte.
Last update 2005-04-15 14:24