Università degli Studi di Roma "La Sapienza" -
Corso di Laurea in Ingegneria Informatica
a.a. 2003-2004
Una periferica IFPER riceve un segnale esterno XSIG avente periodo variabile da 0.5 a 4 microsec, ed esegue misure di periodo su tale segnale utilizzando il System Clock a 200 MHz come base dei tempi.
Progettare l'hardware della periferica e codificare una subroutine di pilotaggio mediante cui la CPU PD-32 acquisisce 16 misurazioni consecutive p0, p1, ... , p15 dalle quali calcola
