Universitą degli Studi di Roma "La Sapienza" - Corso di Laurea in Ingegneria Informatica
a.a. 2005-2006

Calcolatori Elettronici II (A-L)

Esonero del 19 giugno 2006

Prova unica (15 punti)

Un'interfaccia IFRNG riceve in continuazione da un bus externo XDATA_0-15 dati paralleli a 16 bit, da interpretare come valori numerici assoluti, sincronizzati a un clock esterno XCLK. La CPU PD-32, dopo aver inviato all'interfaccia due valori numerici M ed N, comanda l'acquisizione di un blocco di 4096 dati consecutivi x_i (0 £ i < 4096) dalle linee XDATA; l'interfaccia genera tre valori numerici P, Q, R tali che:

• P č il conteggio dei valori xi tali che x_i < M;
• Q č il conteggio dei valori xi tali che M £ x_i £ N;
• R č il conteggio dei valori xi tali che N < x_i.

I tre risultati P, Q, R vengono quindi trasmessi alla CPU, che li dispone ordinatamente in  una tavola RTABLE residente in memoria.

Progettare l'hardware dell'interfaccia IFRNG e codificare il relativo software di pilotaggio sotto forma di subroutine, corredandolo di adeguati commenti.