|
Da quando ha avuto avvio lo sviluppo del calcolatore a programma memorizzato, negli anni immediatamente precedenti al 1950, non sono state molte le innovazioni veramente significative nell'organizzazione e nell'architettura dei calcolatori; una delle più interessanti e, potenzialmente, delle più importanti tra queste, è costituita dal calcolatore con set ridotto di istruzioni (Reduced Instruction Set Computer, RISC). L'architettura RISC costituisce una deviazione significativa da quelle che sono le tendenze storiche nella definizione della struttura di una CPU; in ogni caso, la sua analisi consente di focalizzare molti importanti problemi legati all'organizzazione e all'architettura dei calcolatori.
La maggior parte della ricerca nel campo delle architetture RISC è stata compiuta su sistemi sperimentali, ma da qualche anno a questa parte sono apparsi sul mercato sistemi commerciali [1] [3] [6] [13] [22] [24] [27][28] [37] [42] [46] [47]; recentemente, sia la IBM con il sistema RT PC che la Hewlett-Packard con la serie 900 hanno inoltre introdotto macchine dotate di caratteristiche sia RISC che convenzionali [4] [23]. Sebbene i sistemi RISC siano stati definiti e progettati con diverse modalità da diversi gruppi di studiosi, gli elementi chiave in comune a quasi tutti i progetti possono essere considerati i seguenti:
Nelle pagine che seguono riassumeremo i problemi chiave legati al progetto delle architetture RISC e, per cominciare, presenteremo una concisa analisi di alcuni risultati che hanno ispirato gran parte del lavoro sui set ridotti di istruzioni.
© 1997-2003 Paolo Marincola (Rome, Italy)
e-mail: pmaNOSPAM@acm.org (eliminare
i caratteri "NOSPAM" per ottenere l'indirizzo esatto)
Commenti, osservazioni e suggerimenti sono estremamente graditi.
Last revised: 2003-12-06 19:46