In altri termini, lei deve attestare un modulo da 1 Mbyte su ciascun byte del Memory Data Bus, e multiplexare opportunamente:

(1) gli indirizzi: da MAB[2-31] lato System Bus, e dal suo contatore lato interfaccia;

(2) i dati: da MDB[0-31] lato System Bus, e su un multiplexer a due o quattro vie lato interfaccia;

(3) il segnale WE: da MEMWR lato System Bus, fisso a 0 lato interfaccia;

(4) il segnale OE: da MEMRD lato System Bus, dalla decodifica del o dei bit meno significativi (a seconda di come organizza i circuiti a valle) del suo contatore lato interfaccia;

(5) i quattro CS: dai MB[0-3] lato System Bus, fissi a 1 lato interfaccia.

(2) Visto che in SCO lei aspetta che FPMA abbia completato le sue operazione, non ha ovviamente importanza quanti periodi di clock queste possano durare.

(3) Se ipotizziamo che BEGIN sia una semplice abilitazione all'esecuzione delle operazioni interne a FPMA, allora si puo' ammettere che esso venga attivato mentre i dati di ingresso vengono variati, nel senso che il primo cambiamento di stato interno di FPMA avverra' solo al prossimo fronte attivo di clock: e' un po' come attivare l'ingresso E di un flip-flop D nello stesso momento in cui cambia il dato D.

Per il resto, il suo svolgimento e' stato fatto abbastanza bene.

Quando al Mealy/D-Mealy, no, in questo caso si richiedeva semplicemente un diagramma di stato e una implementazione qualunque fosse, sia Moore, sia Mealy, sia D-Mealy. Quest'ultima, in particolare, si usa quando si desidera la massima prontezza di commutazione sulle uscite -- non e' certamente questo il caso!

Come comportarsi in queste circostanze. In genere, o il testo richiede esplicitamente una tipologia di soluzione, o altrimenti la soluzione e' unica e non c'e' necessita' di specificarla, o in alternativa ci si affida al "buon senso": tra le varie possibili opzioni, ce ne sara' evidentemente qualcuna che e' palesemente migliore di altre sotto uno o piu' criteri. (Il concetto che vorrei che gli studenti capissero e' che, nel mondo reale, le decisioni finali saranno lasciate a voi stessi e alla vostra responsabilita': non basta sapere, occorre anche -- e soprattutto -- sapere che cosa e' meglio.)

1) Le uscite sono stabili solo durante il periodo in cui il RE (Read Enable) è alto e altrove sono in alta impedenza (come per le RAM)?

In un FIFO asincrono (come quelli che noi utilizziamo nromalmente; esistono anche FIFO sincroni, ma hanno comportamento piu' complicato) le uscite sono stabili e valide solo durante RE attivo. Quando RE e' inattivo, le uscite sono sicuramente non valide; potrebbero anche essere in alta impedenza, ma la cosa avrebbe senso solo se potessimo connettere in parallelo tra loro le uscite di due o piu' FIFO, il che, se ci pensa un attimo, non ha molto significato.

2) Quando avviene precisamente la commutazione delle uscite? Al fronte di discesa del RE? Quindi anche in corrispondenza di tale fronte il QE (Queue Empty) potrebbe andare ad 1?
3) Per ciò che riguarda il segnale di WE, quando il QF (Queue Full) può salire ad 1? Al fronte di discesa del WE?

Possiamo assumere, per non complicare eccessivamente e inutilmente la descrizione del comportamento del FIFO, che il suo stato interno (e dunque in particolare anche QE e QF) cambi nell'istante in cui RE o WE passano dal livello attivo a quello inattivo.

4) Commetto un errore se decido di far durare il RE (o WE) un ciclo di clock? oppure dev'essere maggiore?

No, a meno che non sia un clock assurdamente veloce. Tanto per avere un'idea, supponga che la durata di RE o di WE sia dello stesso ordine di grandezza della durata di WE per una RAM statica. Essenzialmente si tratta di un impulso la cui durata deve essere in grado di far cambiare di stato uno o piu' flip-flop interni al FIFO, dunque pari al tempo di propagazione attraverso tre-cinque livelli di porte logiche.

BUFFER THREE STATE E MUX:

1) Posso sempre sostituire ad un MUX ad N ingressi, un insieme di N BTS convoglianti in un BUS il cui valore verrà ad esempio catturato come un ingresso di un circuito combinatorio (stando attenti a lasciare almeno un ingresso NON in three state)?

In linea di principio si'. Nella pratica poi sopravvengono altre considerazioni relative alla lunghezza dei conduttori, al percorso che essi devono seguire, e cosi' via -- ma sono tutte considerazioni di tipo elettrico, non logico.

2) Avendo bisogno per generare i singoli segnali di abilitazione di un decoder alle uscite di un contatore, conviene effettivamente?

Anche qui, sono considerazioni di tipo elettrico, non logico. La vera distinzione tra il multiplexer classico e quello relaizzato con tri-state e' che il primo e' "concentrato", mentre il secondo e' "distribuito". Se dobbiamo multiplexare ad esempio 8 gruppi da 32 bit ciascuno, nel primo caso far arrivare ad una singola area localizzata del circuito 8x32 conduttori, nel secondo caso possiamo invece semplicemente far girare per i vari circuiti un solo gruppo di 32 conduttori, piu' altri 8 per le singole abilitazioni. Diminuisce cosi' quantita' di rumore generato (alle alte velocita', un conduttore si comporta come un'antenna) e la possibilita' di mutue interferenze tra segnali diversi.

LAVORO INUTILE

1) E' importante per i progetti (e in generale) cercare, ad esempio in una fase di inattività della periferica, di non far lavorare circuiti combinatori oppure commutare registri?

Dal punto di vista logico, quasi mai. Dal punto di vista elettrico, si' sempre e senz'altro: circuiti che non commutano non consumano energia (e questo vale massimamente per la logica CMOS, dove in regime statico l'uno o l'altro dei due transistori dello stadio di uscita e' interdetto, ma in commutazione c'e' sempre un attimo di tempo in cui entrambi si trovano a condurre, con conseguente passaggio di corrente dall'alimentazione a massa), e di conseguenza circuiti che commutano inutilmente consumano inutilmente energia.

(2) Ricordare sempre che i multiplexer (come altri dispositivi analoghi) possono disporre di un ingresso di Enable, la cui inattivita' provoca l'inattivita' dell'uscita. Il secondo multiplexer in basso a sinistra e' superfluo, basta usare al suo posto l'ingresso di Enable del primo multiplexer. Inoltre: che senso ha un multiplexer a due vie in cui uno degli ingressi e' fisso a zero? Non puo' essere semplicemente sostituito da una porta And?

(3) Lei ha usato due contatori mod 8, uno che conta i bit avviati all'uscita e l'altro che, tramite il multiplexer, decide qual e' il bit da avviare all'uscita. Una soluzione alternativa, che avrebbe comportato forse meno logica di controllo, poteva essere quella di usare un solo contatore (il primo dei due) e poi selezionare il bit da avviare all'uscita con un addizionatore mod 8: ad ogni byte da emettere, il contatore conta 0, 1, 2, ..., leggiamo H dalla ROM, il bit da emettere sara' allora quello di indice 0+H, 1+H, 2+H, ...

Vorrei inoltre chiederle se il procedimento effettuato è corretto, e se occorre sempre cercare di implementare lo SCO nei progetti d'esame.

Si', e' del tutto corretto.

In linea di principio, un progetto non puo' dirsi completo se necessita di uno SCO e questo non c'e'. In ogni caso, almeno un abbozzo di SCO, se non altro in termini di diagramma di stato, deve essere sempre presente. Il livello di dettaglio a cui occorrera' poi scendere nel compito d'esame, dipende dal "peso", in termini di complessita', dello SCO nell'ambito dell'intero progetto.

Quanto al tempo di calcolo, occorre intendersi. Cosi' come in un multiplexer generico possiamo parlare del tempo di propagazione da un ingresso dati all'uscita o da un ingresso di controllo all'uscita (tempi che in generale sono diversi tra loro), allo stesso modo, nella fattispecie, per "tempo di calcolo" si intende evidentemente il tempo di propagazione tra ingresso dati e uscita.

Ho afferrato comunque la sostanza delle sue perplessita', e va osservato che in molti progetti effettivamente non ci preoccupiamo molto di cio' che accade al momento in cui il circuito viene acceso la priam volta. Questo non perche' la cosa non abbia importanza, ma perche' sicuramente ha molta piu' importanza il corretto funzionamento a regime (d'altra parte, e' ben inutile resettare correttamente un circuito che a regime si comporta in maniera non corretta!). Il segnale di System Reset e' in realta' un segnale di bus come tutti gli altri, e tra le altre cose serve anche a resettare la CPU e a far cosi' partire il software dalla locazione prescritta; inoltre, esso dovrebbe anche essere utilizzato per forzare una "partenza a freddo" (cold start) di tutte le interfacce periferiche. Se il circuito e' di tipo stand-alone, ossia non connesso ad alcuna CPU, e' sempre possibile supporre l'esistenza di un blocco "Reset Generator" che all'accensione del sistema produce un impulso (tipicamente attivo basso) della durata di parecchi millisecondi, avente proprio le stesse funzioni del System Reset nei sistemi privi di CPU.

Se lei ha dato un'occhiata allo sviluppo del progetto BINBCD che ho pubblicato recentemente, scoprira' facilmente che anche li' questo problema non viene affrontato, sebbene non vi siano interrupt di mezzo. In realta', conviene affrontarlo un volta che sia ben chiaro quali e quante sono le variabili di stato (flip-flop, registri, contatori, etc) del circuito che hanno bisogno di essere in qualche modo inizializzati. Mi ripromettevo di completare in questo senso il progetto non appena ci libereremo di questo secondo appello.

Non vi sono molte altre alternative: se n e' piccolo, possiamo pensare a un circuito combinatorio progettato ad hoc per avere massima velocita', oppure a una ROM (evitare pero' sempre, quando possibile, le ROM). Ci sono poi delle strutture speciali (una delle quali e' il carry lookahead) mirate a ottenere la massima velocita' anche da reti iterative, ma esse vanno largamente al di la' degli scopi e dei limiti del nostro corso.