Università di Roma "La Sapienza" - Facoltà di Ingegneria
Laurea Specialistica in Ingegneria Informatica - Corso di Reti Logiche

Q & A

In queste pagine sono raccolti alcuni quesiti posti dagli studenti via e-mail, le cui risposte si ritiene possano essere di interesse generale. Per ragioni di privacy, sono stati eliminati tutti i riferimenti ai mittenti; tuttavia, chiunque di questi non gradisse che il proprio testo venga reso pubblico, può farne richiesta al docente il quale provvederà ad eliminarlo nel più breve tempo possibile.

[ Successivo ]
  1. Libri di Reti Logiche (2006-10-11)
  2. Informazioni sulle prove di reti logiche (2006-10-18)
  3. Sintesi flip-flop JK (2006-11-06)
  4. Contatore bidirezionale (2006-11-09)
  5. Programma ed esercitazioni (2006-11-20)
  6. Esercitazione Matched Filter (2006-11-21)
  7. Esercizio esame D4 del 2006-11-06 (2006-11-22)
  8. Esercitazione IFKEY (2006-11-27)
  9. Esercitazione IFKEY: ricerca logaritmica (2006-11-29)
  10. Macchine di Mealy (2006-11-30)
  11. Esercitazione IFKEY (2006-11-30)
  12. Circuito tally (2006-12-01)
  13. Progetto appello 2006-09-13 (2006-12-01)
  14. Progetto IFMAX (2006-12-02)
  15. Domande D3 e D4 dell'appello 2006-09-13 (2006-12-04)
  16. Progetto appello 2005-01-11 (2006-12-04)
  17. Progetto IFABS (2006-12-05)
  18. Somma in virgola mobile (2006-12-05)
  19. Progetto d'esame del 2005-07-18 (2006-12-05)
  20. Chiarimenti traccia esame del 2005-06-27 (2006-12-06)
  21. Progetto d'esame del 2005-12-12 (2006-12-06)
  22. Progetto d'esame del 2006-09-13 (2006-12-06)
  23. Chiarimenti (2006-12-06)
  24. Progetti di Calcolatori 2 (2006-12-07)
  25. Chiarimento temporizzazioni sull'equalizzatore (2006-12-08)
  26. Domanda sull'appello del 2006-09-13 (2006-12-08)
  27. Progetto d'esame del 2005-06-08 (2006-12-07)
  28. Progetto d'esame del 2005-06-08 (2006-12-07)
  29. Ho trovato alcuni errori... (2006-12-07)
  30. Altri chiarimenti... (2006-12-08)
  31. Progetto d'esame del 2003-06-19 (2006-12-09)
  32. Progetto IFKEY: ricerca logaritmica (2006-12-10)
  33. Due progetti d'esame (2006-12-11)
  34. Progetto d'esame del 2006-09-13 (2006-12-11)
  35. Software nei progetti (2006-12-11)
  36. Due progetti d'esame (2006-12-11)
  37. Segnali START e CLEAR del PD-32 (2006-12-11)
  38. Programma d'esame (2006-12-12)
  39. Chiarimento sulle interfacce (2006-12-12)
  40. Frequenza di lavoro di un sistema SCA/SCO (2006-12-12)
  41. RESET iniziale? (2006-12-12)
  42. Domanda sul progetto d'esame del 2005-01-11 (2006-12-12)
  43. Progetti di reti logiche (2006-12-12)
  44. Domanda D3 del 2006-09-13 (2006-12-12)
  45. Progetto d'esame del 2005-01-11 (2006-12-12)
  46. Progetto d'esame del 2006-11-06 (2006-12-12)
  47. Progetto d'esame del 2005-12-12 (2006-12-13)
  48. Progetto d'esame del 2005-01-11 (2006-12-13)
  49. Progetto d'esame del 2006-11-06: Traccia di soluzione (2006-12-13)
  50. Quale reset? (2005-12-13)
  51. Progetto d'esame del 2005-01-11 (2006-12-13)
  52. Chiarimenti... (2006-12-13)
  53. Comparatori (2006-12-14)
  54. Progetto d'esame del 2005-06-27 (2006-12-14)
  55. Temporizzazioni SCO-SCA (2006-12-14)
  56. Tempi di setup, hold, etc. (2006-12-14)
  57. IFKEY con ricerca binaria (2006-12-14)
  58. Progetto d'esame del 2005-04-14 (2006-12-15)
  59. Dubbio sulle memorie FIFO (2006-12-15)
  60. Abilitazione contemporanea di E e OE? (2006-12-15)
  61. Progetto d'esame (Calcolatori) del 2006-09-14 (2006-12-15)
  62. Progetto d'esame del 2006-09-13 (2006-12-16)
  63. Buffer tri-state all'ingresso di un flip-flop (2006-12-16)
  64. Cicli di RAM in singolo clock? (2006-12-17)
  65. Formato floating-point a 16 bit (2006-12-17)
  66. Conversione Bin2BCD (2006-12-21) 
  67. Chiarimento D5, appello del 2006-12-18 (2007-01-02)
  68. Progetti di Calcolatori 2 (2006-12-22)
  69. Progetto IFTEMP (2006-12-22)
  70. Progetti d'esame del 2006-09-14 e del 2006-12-18 (2006-12-26)
  71. Lettura da una RAM (2006-12-26)
  72. Progetto d'esame del 2006-07-06 (2006-12-28)
  73. Chiarimento sulla domanda D5 del 2006-12-18 (2007-01-02)
  74. Quesito D3 dell'esame del 13-09-06 (2007-01-04)
  75. Chiarimenti su FIFO etc. (2007-01-04)
  76. Progetto d'esame del 2005-07-18 (2007-01-05)
  77. Domanda D2 dell'appello del 2000-06-14 (2007-01-07)
  78. Domanda sul FIFO (2007-01-08)
  79. IRQ generati senza richiesta da parte della CPU (2007-01-08)
  80. Sommatori (2007-01-08)
  81. Domanda D2 dell'appello del 2007-01-09 (2007-01-16)
  82. Domande D2 e D4 dell'appello del 2007-01-09 (2007-01-20)
  83. Lettera aperta al docente (2007-01-26)
  84. Due domande (2007-04-15)
  85. Domanda D3 dell'appello del 2006-11-06 (2007-06-16)
  86. Interfacciamento periferica-CPU (2007-06-25)
  87. Connessioni tra porte logiche (2007-10-09)
  88. Espansione del priority encoder (2007-10-09)
  89. Tempi di propagazione dell'addizionatore con carry lookahead (2007-10-20)
  90. Domanda D1 dell'appello del 2005-06-27 (2007-10-24)
  91. SCO per progetto IF-MVP (2007-11-29)
  92. Domanda D1 dell'appello del 2006-09-13 (2007-12-05)
  93. Progetti vari di Calcolatori Elettronici II (2007-12-05)
  94. Progetti vari di Calcolatori Elettronici II (2007-12-07)
  95. Progetto di Calcolatori Elettronici II (IFGCD, 2005-07-20) (2007-12-09)
  96. Domanda D3 dell'appello del 2007-04-16 (2007-12-11)
  97. Progetto Metronomo del 2007-09-10 (2007-12-12)
  98. Come abilitare un conteggio? (2007-12-13)
  99. RAM statiche e frequenze di clock (2007-12-29)
  100. Come impostare uno SCO? (2008-01-04)

[ Successivo ]

Last update 2008-01-19 14:52